

ТЕМА 3
МОДЕЛИРАНЕ НА ЦИФРОВИ СХЕМИ НА СТРУКТУРНО НИВО

Цел:

Придобиване на практически опит за съставяне на VHDL модели на цифрови схеми на структурно ниво.

I. Теоретична част

За построяване структурни VHDL модели се използват портове (**port**) и карта на връзките (**port map**). Портовете осигуряват канали за динамичен обмен на данни между даден елемент (блок) и останалата част на дизайна. Те се декларират в списък на портове за връзка (**port_list**). Всеки елемент от този списък задава формално дефиниция на входно-изходен порт за даден блок.

port_list:= ***port*** **_interfece_list**

Портовете могат да бъдат декларирани като входни, изходни или входно-изходни. Портовете на даден модул (компонент) трябва да се свържат със съответните сигнали, както е показано в примера на фиг. 3.1.

```
entity NAND2 is
  port( A, B : in std_logic; Y out std_logic);
end entity;
architecture STRUCTURAL of NAND2 is
 component LIBNAND2
   port (I1, I2: in std_logic; Y: out std_logic);
 end component;
begin
 U1: LIBNAND2 port map (I1=>A, I2=>B, Y=>Z);
end STRUCTURAL;
```

Фиг.3.1. Пример за използване на port и port map

Свързването на портовете между отделните компоненти се дефинира с конструкцията

етикет: компонент port map (порт => сигнал, ...)

Започва се с име (етикет), обозначаващо поредния компонент в схемата, който трябва да бъде декларирен. След това се поставя името на модела, който е използван в описанието. Връзките на портовете на разглеждания компонент с

останалите сигнали в схемата се изброяват в скоби след **port map**, като първо се пише името на порта за дадения компонент, а след него => и името на сигнала, с който трябва да се свърже (виж примера от фиг.3.1.).

Структура на многоразряден последователен суматор

Суматорът е комбинационна логическа схема, която извършва събиране на две числа. Суматорите се делят на:

- пълен суматор – когато при сумиране се отчита преноса от преходен разряд и се изработва пренос към следващ разряд;

- полусуматор – сумират се две двоични числа без входен пренос.

Блоковите схеми на полусуматор и пълен суматор са представени на фиг. 3.2. На входовете ***a*** и ***b*** постъпват двете събираеми, под формата на два еднобитови сигнала. На изхода ***s*** се извежда младшият разред от сумата, а на ***c*** – старшият. При многоразрядно сумиране, старшият бит от сумата ***c*** се използва като пренос към следващ разряд и постъпва на входа c_0 на пълен суматор.



Фиг. 3.2. Блокова схема на едноразредени (а) полусуматор и (б) пълен суматор

Многоразрядният суматор се реализира чрез последователно свързване на едноразрядни пълни суматори, като само в младшия разряд може да се използва полусуматор. Този начин на реализация се нарича формиране на последователен пренос. Структурата на 8-разряден суматор с формиране на последователен пренос е представена на фиг. 3.3. Входът c_0 на най-младшия едноразряден пълен суматор (най-вдясно на фиг. 3.3) е свързан към маса, т.е. на този вход се подава логическа нула и той не участва в сумирането. Изходът ***c*** на най-старшия суматор (най-вляво на фигура 3.3) формира най-старшия разряд от получената сума ***S***. Освен това този изход може да се използва като пренос към следващ суматор при реализиране на схеми за сумиране на числа с повече от 8 разряда.



Фиг. 3.3. Структурна схема на последователен 8-разряден суматор

II. Практическа част

Създайте структурен VHDL модел на мултиплексор 4:1, представен на фиг.3.4.



Фиг. 3.4. Мултиплексор 4:1

За целта да се използва моделът на 2-входов мултиплексор изграден в лабораторно упражнение едно (фиг. 1.3.). Моделът на 4-входов мултиплексор може да се изгради от три 2-входови, както е показано на фиг.3.5.



Фиг.3.5. Мултиплексор 4:1, изграден с мултиплексори 2:1

Работата на 4-входов мултиплексор може да се представи със следната таблица:

s(1)	s(0)	z
0	0	i(0)
0	1	i(1)
1	0	i(2)
1	1	i(3)

За да се създаде VHDL модел за схемата от фиг. 3.4, първо в проекта се добавя (ако липсва) модел на мултиплексор 2:1 (без значение от това дали е на логическо или на функционално ниво), например може да се използва моделът от фиг. 3.6.

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity mux21 is
5      Port ( a : in  STD_LOGIC;
6             b : in  STD_LOGIC;
7             s : in  STD_LOGIC;
8             y : out  STD_LOGIC);
9   end mux21;
10
11  architecture Behavioral of mux21 is
12
13  begin
14
15  y <= (a and not s) or (b and s);
16
17  end Behavioral;
```

Фиг. 3.6. Модел на мултиплексор 2:1 на логическо ниво

След това се добавя нов VHDL модул с име mux41, показан на фиг. 3.7.

```
1   library IEEE;
2   use IEEE.STD_LOGIC_1164.ALL;
3
4   entity mux41 is
5     Port ( i : in  STD_LOGIC_VECTOR (3 downto 0);
6          s : in  STD_LOGIC_VECTOR (1 downto 0);
7          z : out  STD_LOGIC);
8   end mux41;
9
10  architecture Behavioral of mux41 is
11      component mux21 is
12          port( a : in  STD_LOGIC;
13                b : in  STD_LOGIC;
14                s : in  STD_LOGIC;
15                y : out  STD_LOGIC);
16      end component;
17
18      signal v, w : STD_LOGIC;
19
20  begin
21
22      M1:   mux21 port map (a=>i(0), b=>i(1), s=>s(0), y=>v);
23      M2:   mux21 port map (a=>i(2), b=>i(3), s=>s(0), y=>w);
24      M3:   mux21 port map (a=>v, b=>w, s=>s(1), y=>z);
25
26  end Behavioral;
```

Фиг. 3.7. Структурен модел на мултиплексор 4:1

III. Задачи за изпълнение

1. Направете структурен модел на двубитов суматор, като използвате модела на еднобитов пълен суматор от упражнение 1.

Схемата на свързване е представена на фиг. 3.8.



Фиг. 3.8. Двубитов суматор, изграден от 2 еднобитови суматора

В таблица 3.1 е дадено описание на сигналите на двубитовия суматор и част от таблицата на истинност. Сигналите **A(0)** и **A(1)** представляват съответно младшия и старшия бит на числото **A**. По аналогичен начин са означени и битове на числата **B** и **SUM**.

Таблица 3.1

Операнд A		**Операнд B**		**Входен пренос**	**Сума SUM**		**Изходен пренос**
старши бит	младши бит	старши бит	младши бит		старши бит	младши бит	
A(1)	A(0)	B(1)	B(0)	CIN	SUM(1)	SUM(0)	COUT
0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0
...							
1	1	1	1	1	1	1	1

2. Направете самостоятелно схемата на свързване и структурния модел на 4-битов суматор.

3. Симулирайте създадените модели от задачи 1 и 2. Анализирайте получените резултати.

IV. Въпроси и задачи за самоподготовка

1. Какво е суматор?

2. Каква е разликата между пълен и непълен суматор?

3. Как се реализират многоразрядни суматори с последователен пренос?

4. Какво е предимството на моделирането на структурно ниво спрямо това на функционално?

5. Могат ли структурните модели да се реализират като схеми в програмния пакет на Xlinx?